

学校编码: 10384

分类号_____密级_____

学 号: 18120051301653

UDC_____

厦 门 大 学

硕 士 学 位 论 文

氧化法制备硅基 SiGe 弛豫衬底的研究

Fabrication and Characterization of Si-based SiGe

Relaxed Buffer Layer by Oxidation

蔡坤煌

指导教师姓名: 李 成 教 授

专 业 名 称: 凝 聚 态 物 理

论文提交日期: 2008 年 5 月

论文答辩时间: 2008 年 月

学位授予日期: 2008 年 月

答辩委员会主席: _____

评 阅 人: _____

2008 年 月

厦门大学学位论文原创性声明

兹呈交的学位论文，是本人在导师指导下独立完成的研究成果。本人在论文写作中参考的其他个人或集体的研究成果，均在文中以明确方式标明。本人依法享有和承担由此论文而产生的权利和责任。

声明人（签名）：

2008年 月 日

厦门大学学位论文著作权使用声明

本人完全了解厦门大学有关保留、使用学位论文的规定。厦门大学有权保留并向国家主管部门或其指定机构送交论文的纸质版和电子版,有权将学位论文用于非赢利目的的少量复制并允许论文进入学校图书馆被查阅,有权将学位论文的内容编入有关数据库进行检索,有权将学位论文的标题和摘要汇编出版。保密的学位论文在解密后适用本规定。

本学位论文属于

1. 保密 (), 在 年解密后适用本授权书。
2. 不保密 ()

(请在以上相应括号内打“√”)

作者签名:

日期: 年 月 日

导师签名:

日期: 年 月 日

摘 要

Si 基 SiGe 异质结构因其优良的性质，与成熟的 Si 工艺相兼容，成为制备高性能硅基微电子与光电子器件的重要材料。SiGe 弛豫衬底克服了 SiGe 晶格失配的限制，是实现高性能 Si 基 SiGe 光电子与微电子器件集成的理想平台。传统的 SiGe 弛豫衬底的制备方法是采用 Ge 组分渐变缓冲层，为了获得较高的 Ge 组分，其外延厚度达数 μm ，外延非常耗时，且表面粗糙度较大，需进行化学机械抛光，成本很高。因此需要寻找一种能够制备表面平整、表面 Ge 组份较高、厚度较薄的有效的弛豫衬底的方法，以降低成本和方便后续器件制作工艺。

本文以制备 Si 基 SiGe 弛豫衬底为目的展开研究，采用氧化低 Ge 组分 SiGe 实现 Ge 的浓缩，成功制备了厚度较薄、Ge 组分较高的 Si 基 SiGe 弛豫衬底。本论文主要开展了以下几个方面的工作：

1、依据 Si 氧化模型，分析了 SiGe 氧化的物理过程，建立 SiGe 氧化动力学模型分析了氧化时间与氧化厚度的关系。从实验数据中提取出不同氧化条件下的模型参数，并指出模型参数随氧化温度和 Ge 组份的变化趋势。

2、①干法氧化 Si 基 $\text{Si}_{0.88}\text{Ge}_{0.12}$ 外延层，成功制备了 Si 基 SiGe 弛豫衬底，其表面最高 Ge 组分达 0.3、厚度约 30-45nm、弛豫度为 98%、表面粗糙度为 3.4nm、穿透位错密度为 $1.2 \times 10^5 \text{cm}^{-2}$ 。

②通过干法和湿法氧化 SiGe 过程中氧化自停止实验数据的分析，提出 SiGe 氧化自停止的可能原因是由于 SiO_2 中存在少量的 GeO_2 影响了氧分子的扩散，从而造成了 SiGe 氧化的自停止；同时也指出了目前两种解释氧化自停止的观点都无法很好地解释我们的实验结果。

③分析了不同氧化条件下 SiGe 氧化过程的应变弛豫机制，特别是首次观察到并解释了湿氧化过程中的反常应变弛豫现象。通过对氧化后样品热稳定性的研究，指出退火过程中 Si-Ge 互扩散是 SiGe 层应变弛豫的主要机制。

④最后选择合适的 Si 基 SiGe 弛豫衬底进行二次外延，获得了接近完全弛豫的 $\text{Si}_{0.72}\text{Ge}_{0.28}$ 层，验证了氧化制备的 Si 基 SiGe 弛豫衬底的可行性。

3、干法氧化 **SOI** 基 $\text{Si}_{0.81}\text{Ge}_{0.19}$ 材料，成功制备了 Ge 组分分别为 0.24、0.33 的 SiGeOI 缓冲衬底；在 $\text{Si}_{0.67}\text{Ge}_{0.33}\text{OI}$ 基础之上，继而采用循环氧化退火处理进一步获得了 Ge 组分为 0.44、0.6 的 SiGeOI 缓冲层，并对这些制备的样品的材料参数进行表征。结合实验结果分析了 **SOI** 基 SiGe 氧化过程中的影响应变弛豫的多种因素。最后选择 $\text{Si}_{0.67}\text{Ge}_{0.33}\text{OI}$ 衬底进行了 $\text{Si}_{0.72}\text{Ge}_{0.28}$ 层二次外延，验证了氧化制备的 SiGeOI 弛豫衬底的可行性。

关键词： SiGe 弛豫衬底、 SiGeOI 缓冲层、氧化、Ge 浓缩

Abstract

Si-based microelectronic and optoelectronic devices with high performance were almost based on the strain-relaxed SiGe buffer layers. To obtain high quality relaxed SiGe buffers, various growth techniques have been developed. The conventional method for obtaining compositionally graded SiGe buffer is to gradually increase the Ge content with slow grading rate (about 10%/um), and thus, thick buffer layers are required for obtaining higher Ge concentration at the surface. The thick layers are not only time consuming but also enhance surface roughness. A suitable method was needed for the fabrication of relaxed SiGe buffer layers with high quality.

During oxidation of $\text{Si}_{1-x}\text{Ge}_x$, Ge was rejected from the oxide and piles up at the oxidizing interface to form a Ge-enriched layer. In this paper, the Ge-condensation technique was utilized to fabricate a thin SiGe compositionally graded buffer on Si substrate and relaxed SiGe on insulator. The following studies were carried out in the present thesis:

1. Based on the D-G model, we proposed a kinetic model for the oxidation of SiGe. This model was capable of predicting the oxide thickness as a function of time. The simulation results were in good agreement with experimental data.
2. ①An ultra-low dislocation density of $1.2 \times 10^5 \text{ cm}^{-2}$, 98% strain relaxed, compositionally graded SiGe layers were prepared by dry oxidizing the strained $\text{Si}_{0.88}\text{Ge}_{0.12}$ alloy on Si-sub at 1000°C . ②By the comparison of the samples for various oxidation times, the relaxation mechanisms of the strained SiGe layers during the oxidation processes were analysed. The saturation of oxidation is observed for all the SiGe samples under investigation at different temperature in both wet and dry ambient. We suggest that the oxidation limiting issue should be due to the absence of oxygen diffusing through the oxide to the oxidizing interface. It is found that the oxide at the surface is not pure SiO_2 , but mixing of GeO_2 and SiO_2 , which may be the real reason for terminating oxidation of the SiGe layers. ③Different from the monotonous increase with oxidation time for the SiGe layer oxidized in dry oxygen, the degree of strain

relaxation in the SiGe layer increases up to about 90% in a short time and then decreases slowly during wet oxidation at 1000°C. The results suggest that the expansion in volume due to the transformation of SiGe to oxide has great contribution to the anomalous strain relaxation process for fast oxidation in wet ambient. Thermal annealing effects on a thin compositionally graded SiGe buffer layer on Si-sub fabricated by oxidizing a SiGe layer are investigated. It is suggested that the strain relaxation of such a SiGe buffer layer during thermal annealing is dominated by Si-Ge intermixing, rather than generation and propagation of misfit dislocations or surface undulation. ④ Finally, a thick highly relaxed $\text{Si}_{0.72}\text{Ge}_{0.28}$ layer was grown on the SiGe buffer layer.

3. High quality SiGeOI buffer layers with small surface roughness, dislocation free and uniform Ge content (0.24, 0.33) were fabricated by dry oxidation at 1150°C. Furthermore, by using cyclical thermal oxidation and annealing of 15min. at 900°C, $\text{Si}_{0.56}\text{Ge}_{0.44}\text{OI}$ & $\text{Si}_{0.4}\text{Ge}_{0.6}\text{OI}$ buffer layer had been obtained. The strain relaxation during the oxidation process had been discussed and a relaxed $\text{Si}_{0.72}\text{Ge}_{0.28}$ layer was grown on the $\text{Si}_{0.67}\text{Ge}_{0.33}\text{OI}$ buffer layer.

Key words: SiGe buffer layer, SiGeOI layer, Oxidation, Ge-condensation

目 录

第一章 绪 论	1
1.1 SiGe 技术综述	1
1.1.1 SiGe 材料与器件的简况	1
1.1.2 SiGe 的性质	3
1.1.3 SiGe 的发展前景	6
1.2 Si 基 SiGe 弛豫衬底	7
1.2.1 Si 基 SiGe 弛豫衬底的研究意义	7
1.2.2 SiGe 弛豫衬底的研究现状	7
1.3 本论文的主要工作和创新点	9
参考文献	11
第二章 Si 基 SiGe 外延材料的表征与弛豫衬底的制备原理	13
2.1 Si 基 SiGe 材料的外延	13
2.1.1 衬底的清洗	13
2.1.2 材料的外延	14
2.2 材料表征方法	15
2.2.1 X 射线双晶衍射 (DC-XRD)	16
2.2.2 拉曼散射光谱 (Raman)	17
2.2.3 俄歇电子能谱 (AES)	19
2.2.4 原子力显微镜 (AFM)	21
2.2.5 化学腐蚀位错 (EPD)	22
2.3 SiGe 弛豫衬底的氧化制备基本原理	23
参考文献	25
第三章 SiGe 氧化动力学模型	27
3.1 引言	27
3.2 SiGe 氧化的物理过程	28
3.3 SiGe 氧化的数学模型	29
3.4 模型参数	34

3.5 模拟结果与讨论.....	35
3.6 本章小结.....	38
参考文献.....	39
第四章 Si 基 SiGe 弛豫衬底制备研究.....	41
4.1 引言.....	41
4.2 干法氧化制备 Si 基 $\text{Si}_{0.7}\text{Ge}_{0.3}$ 弛豫缓冲层.....	41
4.3 氧化过程中氧化自停止、应力弛豫等关键问题的研究.....	47
4.3.1 SiGe 氧化自停止.....	48
4.3.2 SiGe 氧化过程中的应变弛豫.....	50
4.4 氧化法制备的 SiGe 弛豫缓冲层的热稳定性研究.....	52
4.5 SiGe 弛豫衬底 $\text{Si}_{0.72}\text{Ge}_{0.28}$ 二次外延.....	56
4.6 本章小结.....	59
参考文献.....	60
第五章 SOI 基 SiGe 弛豫衬底制备研究.....	61
5.1 引言.....	61
5.2 SiGe/SOI 材料制备.....	61
5.2.1 SOI 衬底顶层 Si 减薄.....	61
5.2.2 外延制备 SiGe/SOI.....	63
5.3 SiGeOI 弛豫衬底制备.....	65
5.3.1 $\text{Si}_{0.76}\text{Ge}_{0.24}\text{OI}$ 的制备.....	65
5.3.2 $\text{Si}_{0.67}\text{Ge}_{0.33}\text{OI}$ 的制备.....	68
5.3.3 $\text{Si}_{0.56}\text{Ge}_{0.44}\text{OI}$ 的制备.....	70
5.3.4 $\text{Si}_{0.4}\text{Ge}_{0.6}\text{OI}$ 的制备.....	72
5.4 氧化制备 SiGeOI 关键问题的分析.....	75
5.5 SiGeOI 弛豫衬底 $\text{Si}_{0.72}\text{Ge}_{0.28}$ 二次外延.....	77
5.6 本章小结.....	78
参考文献.....	79
第六章 总结与展望.....	80
硕士期间论文发表、专利申请及获奖情况.....	82
致谢.....	83

Contents

Chapter 1 Introduction	1
1.1 Introduction of SiGe techniques	1
1.1.1 Development of SiGe materials and Devices	1
1.1.2 Properties of SiGe material	3
1.1.3 Application prospect of SiGe	6
1.2 Si-based strain relaxed SiGe buffer layer	7
1.2.1 Introduction of SiGe buffer layer	7
1.2.2 Research status of SiGe buffer layer	7
1.3 Main Work and innovation of the thesis	9
References	11
Chapter 2 Crystal growth and characterizations of SiGe on Si substrate.....	13
2.1 Epitaxy of Si-based SiGe	13
2.1.1 RCA Cleaning of Si substrate	13
2.1.2 Crystal growth	14
2.2 Characterization	15
2.2.1 Double-Crystal X-ray Diffraction (DC-XRD).....	16
2.2.2 Raman Scattering Spectroscopy (Raman)	17
2.2.3 Auger Electron Spectroscopy (AES)	19
2.2.4 Atomic Force Microscope (AFM)	21
2.2.5 Etching Pits Density (EPD)	22
2.3 The principle of oxidation of SiGe layer	23
References	25
Chapter 3 The kinetic model for the oxidation of SiGe	27
3.1 Introduction	27
3.2 Physical process	28
3.3 Mahematic model	29
3.4 Parameters	34
3.6 Simulation and discussion.....	35

3.6 Summary	38
References	39
Chapter 4 Fabrication and characterization of Si-based SiGe	
buffer layer	41
4.1 Introduction	41
4.2 Fabricaion of $\text{Si}_{0.7}\text{Ge}_{0.3}$ buffer layer by dry oxidation	41
4.3 Oxidation saturation and strain relaxation	47
4.3.1 Oxidation saturation	48
4.3.2 Strain relaxation	50
4.4 Thermal annealing effects on the SiGe buffer layer	52
4.5 Growth of $\text{Si}_{0.72}\text{Ge}_{0.28}$ on the SiGe buffer layer	56
4.6 Summary	59
References	60
Chapter 5 Fabrication and characterization of SOI-based SiGe	
buffer layer	61
5.1 Introduction.....	61
5.2 Preparation of SiGe/SOI.....	61
5.2.1 Preparation of ultra-thin SOI with a 38nm top Si layer.....	61
5.2.2 SiGe growth on SOI-sub	63
5.3 Fabrication of SiGeOI layer by oxidation	65
5.3.1 $\text{Si}_{0.76}\text{Ge}_{0.24}\text{OI}$	65
5.3.2 $\text{Si}_{0.76}\text{Ge}_{0.24}\text{OI}$	68
5.3.3 $\text{Si}_{0.76}\text{Ge}_{0.24}\text{OI}$	70
5.3.4 $\text{Si}_{0.76}\text{Ge}_{0.24}\text{OI}$	72
5.4 Investigation of the key problems	75
5.5 Growth of $\text{Si}_{0.72}\text{Ge}_{0.28}$ on SiGeOI buffer layer	77
5.6 Summary	78
References	79
Chapter 6 Summary and Prospects.....	80
List of Publications	82
Acknowledgements	83

厦门大学博硕士论文摘要库

第一章 绪论

Si 是应用最广泛的半导体材料，回顾半个世纪以来半导体的发展，Si 材料器件及 IC 为代表的微电子技术起着核心作用。然而 Si 为间接带隙材料，载流子迁移率较低，限制了其在射频高速器件和光电子领域应用的进一步扩展。SiGe 是近年兴起的新型半导体材料，由于其优良的高频、高速、光电、高热导率等性能，而且其制造工艺与目前成熟的 Si 工艺相兼容，引起了广泛的关注。

Si、Ge 可以任意比例互溶生长，因此可以充分利用“能带工程”对 Si 基 SiGe 材料进行灵活设计，研制出高性能的 SiGe/Si 器件，如长波长 SiGe、Ge 红外探测器、SiGe HBT、应变硅 FET。然而 Si、Ge 晶格失配达 4.2%，很难直接在 Si 衬底上外延获得较大厚度的高质量的高 Ge 组分的 SiGe 层。因此必须以 Si 基 SiGe 弛豫缓冲层（虚衬底）为基础平台，进而外延获得高质量的高 Ge 组分的 SiGe 层。本文便是以制备 Si 基 SiGe 虚衬底为目的开展研究工作。

本章首先综述 SiGe 技术，然后阐述了 Si 基 SiGe 弛豫衬底的研究意义及研究现状，最后介绍本论文的工作提要。

1.1 SiGe 技术综述

1.1.1 SiGe 材料与器件的简况

SiGe 材料的研究开始于 20 世纪 50 年代，但是由于生长技术的限制，很难在单晶 Si 或单晶 Ge 衬底上生长具有器件质量的 SiGe 层。直至 80 年代随着 MBE、UHVCVD 等外延技术的进步，Si 基 SiGe 材料和器件的研究都得到了迅速的发展。

对于 SiGe/Si 材料，由于应变的存在使得 SiGe 带隙大为缩小^[1]，其响应波长可扩展到 1.3-1.55 μm ，可应用于长波长红外探测器^[2]。由于 Si-SiGe 间存在带隙差，可将其用于 HBT 的研制^[3]。在弛豫的 SiGe 上外延应变 Si，可用于制作高速 FET^[4]。

从材料性质来看，利用 SiGe/Si 多量子阱结构制作长波长红外探测器是可能的。虽然应变 SiGe 的带隙使得响应波长可以扩展到 1.3 μm 以上，但是量子效率还是比较低。为了增加探测器的量子效率，最初制作的 SiGe/Si 多量子阱探测器为波导型

结构。1986 年 AT&T Bell 实验室首先提出了 SiGe/Si 多量子阱波导型 PIN 光电探测器的结构^[5]，他们首次研制出工作在 $1.3\mu\text{m}$ 的 SiGe/Si 多量子阱探测器，量子效率达到 10%，漏电流为 $0.4\mu\text{A}$ 。之后 V. P. Kesan^[6]等人制作了硅波导与探测器的集成，利用 SOI 衬底的埋层 SiO_2 和顶层 Si 折射率差形成波导结构，提高入射光耦合效率，从而提高探测器的量子效率。中科院半导体所 C. Li^[7]采用 RCE 结构，研制出 $1.3\mu\text{m}$ 的 $\text{Si}_{0.65}\text{Ge}_{0.35}/\text{Si}$ 多量子阱光电探测器，以 SOI 衬底上的 SiGe/Si 多量子阱做吸收区，利用埋层 SiO_2 和淀积的 SiO_2/Si 顶镜构成的谐振腔共振增强作用，使得 $1.3\mu\text{m}$ 处量子效率高达 3.5%，比当时国际上报道的 Ge 组分为 0.5 的正入射 PIN 探测器的效率提高了 3-4 倍，而暗电流减小了一个量级。以此为基础，后来采用了背入射结构解决了正入射时底反射镜反射率低的难题，取得较好成果。然而，应变 SiGe 仍为间接带隙，吸收系数不高，要实现对波长 $1.3\mu\text{m}$ 以上的光的有效吸收，Ge 组分应在 0.5 以上，此时临界厚度将成为限制量子效率的主要因素。因此采用高 Ge 组分 SiGe 弛豫衬底上外延 SiGe/Si 多量子阱，能提高量子阱 SiGe 层的 Ge 组分，从而有效地提高探测器的量子效率。

利用 Si 基纯 Ge 作为有源层制作探测器，响应波长可达 $1.55\mu\text{m}$ 。但是 Si 衬底上 Ge 的外延是比较困难的。Colace^[8]采用热壁 UHVCVD，通过 330°C 下低温生长一层完全弛豫 Ge 层(50nm)以释放应力，然后在 600°C 下生长纯 Ge，得到高质量的 Ge 材料。用此材料做 PIN 探测器，在 600°C 退火 5min 形成的 Ge 探测器，器件在 $1.3\mu\text{m}$ 和 $1.55\mu\text{m}$ 处响应度分别为 0.89A/W 和 0.75A/W ；在 -1 V 的偏压下，暗电流为 $1.2\mu\text{A}$ 。但是在 Si 衬底上直接外延纯 Ge，外延过程受生长参数和设备稳定条件等因素影响很大。采用高 Ge 组分 SiGe 弛豫衬底，利用 UHVCVD 通过变组分 SiGe 层的过渡，将能够很好地实现纯 Ge 的外延并用于红外探测器的研制。

应该说 SiGe HBT 是目前开发最为成功的 SiGe 器件。利用 Si/SiGe 的带隙以来提高注入比，同时能实现薄基区的重掺杂以提高频率特性、低噪音性能。2006 年报道的 SiGe HBT，其 f_T 和 f_{max} 最高已分别做到 380GHz 和 350GHz ^[9]，高频噪声系数低达 $0.9\text{dB at } 10\text{GHz}$ 。这些指标可与 III-V 族器件相媲美，低频噪声性能和功率性能比 III-V 族器件还好。但是其在功耗方面仍存在一定的問題，部分基于 SiGe 的通讯类设备功耗都较大。SOI 上的 SiGe HBT 是解决 HBT 功耗问题的一个有效途径。

SiGe 场效应管是另外一种很有前途的应用，它既不存在 HBT 的功耗问题，又

能适应微电子器件特征尺寸不断缩小的趋势。其主要是应用SiGe弛豫缓冲层上外延的应变Si做为FET的沟道，应变Si可以明显提高载流子的迁移率^[4]。2001年，N.Sugii^[10]等利用MBE在弛豫的Si_{0.7}Ge_{0.3}虚衬底上制备了具有应变Si沟道的p-MOSFET，器件中空穴的有效迁移率比常规的Si p-MOSFET 提高了30%。同时SiGe与SOI相结合也为SiGe场效应管的应用研究铺平道路。

1.1.2 SiGe 的性质

Si、Ge具有相同的晶格结构，但是两者的晶格常数分别为 $a_{Si}=0.357nm$ ， $a_{Ge}=0.357nm$ ，两者之间晶格失配约4.2%。如图1.1所示，SiGe合金的晶格常数介于Si、Ge之间，近似为两者的线性插值，可表为下式：

$$a_{Si_{1-x}Ge_x} = 0.357 + 0.00326x + 0.02674x^2 \quad (1-1)$$

Si 衬底上外延 Si_{1-x}Ge_x 薄膜，其晶格失配率为 $f = x \cdot 4.2\%$ ，由 Ge 组分 x 所决定。如果在 Si 衬底上外延生长的 SiGe 层足够薄，通过 SiGe 层的应变补偿其晶格失配，可获得无失配位错的 SiGe 应变层，通常把这种不产生失配位错的应变层外延生长称为“赝晶生长”或“共格生长”，如图 1.2 所示。SiGe 层沿平行于 Si 衬底生长表面方向受到压应力，从而使 SiGe 层与 Si 衬底保持共面晶格常数 $a_{||}$ ；SiGe 层沿垂直于 Si 衬底表面方向上受到张应力，使该方向晶格常数 a_{\perp} 增大。应变层应变能量随 SiGe 层厚度不断增大而增大。当 SiGe 层厚度达到临界厚度 h_c 时，SiGe 层将发生应变弛豫，通过产生位错以释放应力，如图 1.3。而 Si_{1-x}Ge_x 层临界厚度 h_c 是随着 Ge 组分 x 的增大而减小，如图 1.4 所示为 SiGe 临界厚度 h_c 与 Ge 组分关系曲线 [11-13]。




图 1.1 Si、SiGe 晶格示意图




图 1.2 Si/SiGe 共格生长




图 1.3 Si/SiGe 应变弛豫生长




图 1.4 SiGe 临界厚度与 Ge 组分关系

SiGe 层的平面应变系数 ϵ_{\parallel} 与晶格常数的关系为

$$\epsilon_{\parallel} = \frac{a_{\text{SiGe}}^{\parallel} - a_{\text{SiGe}}}{a_{\text{SiGe}}} \quad (1-2)$$

其中 $a_{\text{SiGe}}^{\parallel}$ 为 SiGe 合金的平面晶格常数。而 SiGe 的弛豫度 R 定义为

$$R = \frac{a_{\text{SiGe}}^{\parallel} - a_{\text{Si}}}{a_{\text{SiGe}} - a_{\text{Si}}} \quad (1-3)$$

其中 a_{SiGe} 是指没有应变的 SiGe 晶格常数，可由式 (1-1) 计算得到。

研究发现^[14]，通过 Ge 组分渐变的 SiGe 缓冲层逐渐释放应力，可以获得较好的 SiGe 层，如图 1.5 所示，与之相关内容在本章 1.2 节中也有提及。

Degree papers are in the "[Xiamen University Electronic Theses and Dissertations Database](#)". Full texts are available in the following ways:

1. If your library is a CALIS member libraries, please log on <http://etd.calis.edu.cn/> and submit requests online, or consult the interlibrary loan department in your library.
2. For users of non-CALIS member libraries, please mail to etd@xmu.edu.cn for delivery details.

厦门大学博硕士论文摘要库